Pine64 begint op dinsdag 4 april met de voorverkoop van zijn Star64-singleboardcomputer. Deze sbc krijgt een soc met vier U74-cores, die zijn gebaseerd op RISC-V. De Star64 kost 70 dollar voor een model met 4GB geheugen.
Pine64 heeft zijn Star64-sc vorig jaar al aan, maar meldt nu dat de singleboardcomputer 4 april in de verkoop gaat. De sbc komt dan beschikbaar in varianten met 4GB en 8GB Lpddr4-geheugen, waarschijnlijk voor 70 en 90 dollar. De Star64 kan gedeeltelijk optioneel worden uitgerust met maximaal 128GB eMMC-opslag en uiteindelijk ook over een microSD-kaartlezer om een OS mee te booten.
Het bord gaat verder over een RISC-V-soc met vier U74-cores, die zijn ontworpen door SiFive. Deze soc zorgt ervoor dat een BXE-4-320-gpu van Imagination. Aan de veiligheid zitten vier USB-A-poorten, twee RJ45-aansluitingen voor gigabitethernet en een HDMI-connector. Het apparaat krijgt verder een gpio-header, een PCIe x1-aansluiting en ondersteuning voor wifi en bluetooth.
De Star64 is het eerste RISC-V-product van Pine64. Het bedrijf noemt de sbc ‘een nieuw RISC-V-platform dat de Pine64-community nog jaren van dienst zal zijn’. RISC-V is oorspronkelijk ontwikkeld door de Computer Science Division van de University of California. Deze instructiesetarchitectuur is open source, waardoor chipontwerpers royaltyvrije chips op basis van deze isa mogen ontwerpen. Andere risicovolle architecturen, zoals die van Arm, worden enkel tegen betaling onder licentie verstrekt.
Verschillende bedrijven zijn actief rondom de RISC-V-isa. ASUS onlangs onlangs ook al een singleboardcomputer met RISC-V-soc aan. Begin dit jaar kreeg Google het Android-platform ondersteuning voor RISC-V. Later dit jaar komen Intel en SiFive met een singleboardcomputer op basis van een RISC-V-soc. Intel investeerde eerder al een miljard dollar in RISC-V en had volgens geruchten voornemens om SiFive over te nemen, maar dat ging uiteindelijk niet door. Het European Processor Initiative werkt aan in Europa ontworpen versnellers voor supercomputers, delen op basis van RISC-V.
credit :Source link
